机译:通过缩减II通过机械方式生成无功系统故障树:时钟和反馈电路
School of Computer Science University of Manchester">(1);
FBK-IRST">(2);
Fault tree analysis; Fault injection; Retrenchment; Mechanical fault tree synthesis; Timed and feedback circuits;
机译:通过缩减Ⅱ的无功系统故障树的机械生成:时钟和反馈电路
机译:通过缩回为反应堆系统自动生成故障树的I:组合电路
机译:无功系统通过缩径法机械生成故障树Ⅰ:组合电路
机译:裁员,以及静态,动态和循环系统的故障树生成
机译:用于时钟系统的低功耗和高性能VLSI电路。
机译:严格建模自稳定的容错电路:片上系统的超鲁棒时钟方案
机译:通过裁员机械生成无功系统的故障树II:时钟和反馈电路
机译:三维集成电路的时钟树插入与验证