Mit Multi-Protokoll-3.2G-SerDes

摘要

Die FPGAs der 65-nm-ECP3-Familie von Lattice Semi-conductor enthalten jeweils Multi-Protokoll-3.2G-SerDes mit XAUI-Jitter-Werten, eine DDR3-Schnittstelle und DSP-Funktionen.rnZur Auswahl stehen fünf verschiedene Ausführungen, die hinsichtlich der Logikdichte eine Bandbreite von 17 000 LUTs bis 149 000 LUTs bei bis. zu 586 anwenderspezifischen I/Os abdecken.rnDesigns mit den ECP3-FPGAs werden mit den Entwicklungswerkzeugen der ispLEVER-Suite in der Version 7.2 (Service Pack 1) realisiert. Das Programmpaket enthält u.a. das Synthesewerkzeug Synplify Pro von Synopsys und den Simulator Active-HDL Lattice Edition von Aldec für Windows.