DaVinci processor targets HD transcoding

Robert Cravotta

首页> 外文期刊>Electrical Design News >DaVinci processor targets HD transcoding

【24h】

DaVinci processor targets HD transcoding

机译：达芬奇处理器针对高清转码

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

Texas Instruments' DaVinci DSP-based TMS320DM6467 system includes targeted video accelerators that deliver mul-tiformat HD (high-definition) transcoding in a single device. The programmable system centers on the C64x+ DSP core running at 600 MHz and the ARM926EJ-S core operating at 300 MHz.

机译：德州仪器（TI）的基于达芬奇DSP的TMS320DM6467系统包括目标视频加速器，可在单个设备中提供多格式HD（高清）转码。可编程系统以运行在600 MHz的C64x + DSP内核和运行在300 MHz的ARM926EJ-S内核为中心。

著录项

来源
《Electrical Design News》 |2007年第25期|p.24|共1页
作者
Robert Cravotta;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;
关键词

相似文献

外文文献
中文文献
专利

1. DaVinci digital media processor delivers realtime HD video transcoding [J] . Electronic products . 2008,第8期

机译：达芬奇数字媒体处理器可提供实时高清视频转码
2. DaVinci processors enable 720p HD video for media-rich apps [J] . Stephen Las Marias EDN Asia . 2010,第11期

机译：达芬奇处理器可为多媒体应用提供720p高清视频
3. Digital Hd Convergence Architecture Supports Transcoding, Encoding, And Decoding At Up To 4x Hd Performance [J] . ECN . 2009,第1期

机译：数字高清融合架构支持以高达4倍的高清性能进行转码，编码和解码
4. Low-power HEVC Binarizer architecture for the CABAC block targeting UHD video processing [C] . Camila de Matos Alonso, Fábio Luís Livi Ramos, Bruno Zatt, Symposium on Integrated Circuits and Systems Design . 2017

机译：针对针对UHD视频处理的CABAC块的低功耗HEVC Binarizer架构
5. The ADHD medication process model: A qualitative investigation of teaching pedagogies, ideal student behavior, labeling processes, and attitudes towards ADHD medication [D] . Simoni, Zachary R. 2015

机译：ADHD药物治疗过程模型：对教学方法，理想的学生行为，标签过程以及对ADHD药物态度的定性调查
6. The faster internal clock in ADHD is related to lower processing speed: WISC-IV profile analyses and time estimation tasks facilitate the distinction between real ADHD and pseudo-ADHD [O] . Marco Walg, Gerhard Hapfelmeier, Daniel El-Wahsch, -1

机译：ADHD中更快的内部时钟与较低的处理速度有关：WISC-IV配置文件分析和时间估计任务有助于区分真实ADHD和伪ADHD
7. Real Time Zetta Bytes -Universal Memory ASIC SOC IP Core Design Implementation using VHDL and Verilog HDL for High Capacity Data Computing Processors like Cloud/Cluster/Super VLIW Parallel Distributing Pipelined Array Computing Processors [O] . P.N.V.M Sastry, Dr.D.N. Rao, Dr.S. Vathsal 2016

机译：实时Zetta与VHDL和Verilog HDL为高容量数据计算处理器的实时Zetta字节 - 单位存储ASIC SOC IP核心设计实现，如云/群/超级VLIW并行分配流水线阵列计算处理器
8. Preliminary Analysis of Vertical-Motion Detection for Low-Elevation Targets withDoppler Processing at W-Band [R] . Groves, G. W., Conte, J. E., Blair, W. D. 1995

机译：W波段多普勒处理低仰角垂直运动的初步分析

DaVinci processor targets HD transcoding

摘要

著录项

相似文献

相关主题

期刊订阅