...
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:基于不同的I / O标准和技术的热意识节能VEDIC乘法器设计,用于FPGA的绿色无线通信
机译:用于数字信号处理应用的吠陀乘法器的设计
机译:基于28nm FPGA的基于低压数控阻抗的节能吠陀乘法器设计
机译:FPGA上数字信号处理内核的节能高效设计。
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:基于时钟门控的FpGa上自然语言处理拉丁语Unicode读写器的节能和热感知设计