机译:基于对预先计算的测试集进行划分和精简的基于存储的内置扫描电路测试图生成方法
Sch. of Electr. & Comput. Eng., Purdue Univ., West Lafayette, IN, USA;
built-in self test; combinational circuits; logic testing; automatic test pattern generation; storage-based built-in test pattern generation method; scan circuits; precomputed test set reduction; primary inputs; state variables; on-chip test set; Car;
机译:内置基于自我测试的电路的低功耗测试模式生成
机译:基于加权伪随机测试码型生成和重播的基于低功耗扫描的内置自测
机译:基于双锤距离的2D重新排序方法,用于扫描功率降低和测试模式压缩
机译:基于分区和存储的内置扫描电路测试图生成方法
机译:用于VLSI电路的内置自测试的划分和详尽测试模式生成的方法。
机译:基于Web的预扫描放射学患者安全和历史调查表集的创建和可用性测试
机译:基于分区和存储的扫描电路内置测试模式生成方法+
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第七卷。内置测试(BIT)和内置测试设备(BITE)