机译:三重DES加密方案的快速FPGA实现
IEEE Network Security Research Lab, Department of Electrical/Computer Engineering, The University of Texas Rio Grande Valley, Edinburg, USA;
IEEE Network Security Research Lab, Department of Electrical/Computer Engineering, The University of Texas Rio Grande Valley, Edinburg, USA;
Data Encryption Standard; Triple DES; DES; TDES; 3DES; Non-Pipelined; Pipelined; Cyclone II; FPGA; VHDL;
机译:三重DES加密方案的快速FPGA实现
机译:BFV同态加密方案加密/解密体系结构的设计与实现
机译:Altera FPGA上提出的320位RC6-级联加密/解密核心的设计与实现
机译:高速三重数据加密标准的FPGA实现
机译:Xilinx XC4000E FPGA的新型BIST方案的设计和实现。
机译:使用Hopfield和Hindmarsh –玫瑰神经元在FPGA上实现的混沌图像加密
机译:使用FPGA安全有效地实现对称加密方案