机译:带有CoDeL的高级FSMD设计和自动时钟门控
Department of Electrical and Computer Engineering, University of Victoria, Victoria, British Columbia, Canada V8W 3P6;
Department of Electrical and Computer Engineering, University of Victoria, Victoria, British Columbia, Canada V8W 3P6;
clock gating; CoDeL; DSP; DSPstone; high-level; low-power; system-level design; VLSI;
机译:带有CoDeL的高级FSMD设计和自动时钟门控
机译:带门控时钟的低功耗系统VLSI的高级区域/延迟/功率估计
机译:通过具有部分门控时钟的延迟时钟覆盖来增强具有高门控时钟的低功耗设计
机译:CoDeL驴的自动时钟门控平台的DSPstone基准测试
机译:用于探索性设计的自时钟现场可编程门阵列。
机译:NOD2-配体-抗原结合物的设计自动合成和免疫学评估
机译:CoDeL自动时钟门控平台的Dspstone基准测试