高速低功耗饱和输出鉴频鉴相器的设计

摘要

文章介绍了一种高速低功耗饱和输出的鉴频鉴相器,该鉴频鉴相器在减小盲区的同时也降低了电路的功耗,而其饱和输出的性质加快了锁相环的锁定时间.电路设计基于SMIC 0.18um的混合信号工艺,后仿真结果表明该电路工作频率达到1.25Ghz,盲区与锁定过程中的功耗分别为文献[7]中设计的60%和80%,锁定时间为传统锁相环的69%.