退出
我的积分:
中文文献批量获取
外文文献批量获取
彭保; 范婷婷; 马建国;
621002,四川绵阳西南科技大学信控学院;
150090,哈尔滨,哈尔滨理工大学;
Verilog HDL; FPGA; EDA;
机译:GCC2Verilog编译器工具集,用于将C编程语言完全转换为Verilog HDL
机译:基于Verilog硬件描述语言的无钥匙编码家庭锁系统设计
机译:基于FPGA设计的Verilog门级代码的硬度分析与仪表
机译:基于软件代理的环境框架,用于链接Verilog的分布式仿真。
机译:基于组件的神经元离子通道动力学仿真的FPGA设计框架
机译:基于FPGA的FFT协处理器的设计与实现使用Verilog硬件描述语言
机译:基于单事件翻转发生率的基于sRam的FpGa设计中的容错实现
机译:将条件表达式从非Verilog硬件描述语言转换为Verilog硬件描述语言并同时保留适用于逻辑综合的结构的方法
机译:将条件表达式从无Verilog材料描述编程语言转换为Verilog编程语言同时保持逻辑综合的适当结构的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。