低噪声高速全差分BiCMOS电荷泵锁相环设计

摘要

提出了一种高性能的低噪声高速电荷泵锁相环电路.电路采用全差分结构设计;利用速度快、低功耗的CMOS和电流开关逻辑（CML）电路构成功能单元;提出的差分电荷泵环路滤波器结构明显节省了芯片面积.整个电路采用0.6μm BiCMOS工艺实现,并用Hspice进行仿真验证,结果表明锁相环电路功耗为77 mW,中心频率223 MHz,频率输出范围102~800 MHz,各项性能满足设计指标要求,并使芯片噪声、速度和功耗最优.