一种高速数字FIR滤波器的VLSI实现

摘要

文章实现了一种高速数字FIR滤波器。为满足FIR滤波器的速度要求,采用了一种基于"移位-加"的专用常数乘加器来实现常系数滤波器的乘加运算。该常数乘加器基于CSD编码技术,采用3-2压缩器,并以华莱士树为其基本结构,与传统的直接实现结构相比运算速度明显提高,与应用在通用乘法器的并行乘加器相比又具有较小的面积。该文所设计的FIR滤波器,已作为内插滤波器应用在一种高速D/A转换芯片中。