基于FPGA的高速大容量数据缓存单元设计

摘要

针对目前信息技术快速发展,需要更快的数据传输与处理能力的现状,对现存的一些产品中应用的FP GA外挂DDR3的存储技术进行了改进与优化,该设计采用2片DDR3存储器进行缓存,每片DDR3存储器作为一个独立的通道,当外部数据输入到系统中时,通过FP GA的逻辑控制,可将外部多通道采集的数据进行分通道存储,然后对每个通道数据进行通道编码,极大地提高数据的读入速率,同时采取乒乓读写的方式,对数据的写入读出进行控制,极大地缩短了数据缓存所需要的时间,提高了数据处理的实时性.