基于SATA2.0的SerDes走线设计方法及验证

摘要

文章描述了一种与SATA2.0接口相连的SerDes总线走线设计方法并进行了仿真验证。模块设计了同一路SerDes高速信号不同时挂载BGA和插装式两路电子盘的走线方式,并通过提取链路S参数进行仿真验证了该种设计方法的可行性。