基于FPGA的高动态P码直捕算法设计与实现

摘要

长周期精密测距码(P码)的直接捕获技术对提高导航接收机的性能十分关键,为了设计出高动态、低信噪比环境下的P码快速直接捕获接收机,采用部分匹配滤波器组实现伪码时域并行搜索,结合小点数的快速傅里叶变换(FFT),将匹配滤波器输出的部分相关值进行功率谱分析,完成多普勒频率偏移的并行搜索.硬件实现时结合FPGA的特殊结构,提高资源利用率,同时采用并行流水机制处理ADC的采样信号,对于每一个采样点,均可以在下一个采样点到达之前完成该点的码相位和频率的二维搜索.对比国内外P码接收机的研究成果,算法在捕获时间上有很大改进.在信号功率为-165 dBW,伪码相位±1 s的时间不确定度,以及多普勒频率偏移±16 kHz的条件下,捕获时间小于10 s,完全适用于高动态环境下的P码快速直接捕获.