退出
我的积分:
中文文献批量获取
外文文献批量获取
宋佳; 来金梅; 王元; 郑国祥; 曾韡;
复旦大学材料科学系;
复旦大学专用集成电路与系统国家重点实验室;
现场可编程门阵列; 自偏置技术; 锁相环; 时钟管理;
机译:锁相环实现的10 Gb / s时钟和数据恢复电路的设计与表征
机译:数字通信芯片设计中的锁相环实现
机译:流应用的时钟门控,以实现FPGA上的节能设计
机译:基于FPGA的线性全数字锁相环的设计与实现
机译:利用CMOS技术设计重影消除芯片的锁相环(PLL)
机译:基于RTK的矢量锁相环的设计与实现
机译:用于高频时钟分配芯片的砷化镓锁相环电路的设计
机译:在基于sRam的FpGa TmR设计中实现冗余与奇异时钟域的易感性。
机译:带有FPHA和FPXC的SDOC:片上系统设计,带有FPAA,FPGA,FPLA,FPMA,FPRA,FPTA的现场可编程混合阵列和频率可编程的无xtaless时钟芯片,具有无修剪/无修剪自适应带隙基准xtaless时钟芯片
机译:接口总线协议,用于管理分布式微处理器接口系统中的事务,该接口与基于marco-cell的设计实现为ASIC或FPGA面包板
机译:使用分数N锁相环的芯片上时钟时序管理
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。