基于FPGA的异步串行通信波特率容错设计

摘要

本文简单介绍了以FPGA为硬件平台的下位机与上位机(CPU)通信的异步串行通信系统.由于异步串行通信的不确定性以及干扰等原因,FPGA在接收串行数据时可能会出现数据采样异常的情况,设计一种通用的异步串行通信数据采样方法,可以提高串行通信数据采样波特率的容错,提高串行通信的可靠性.以UART RS422通信为例,采用硬件描述语言设计串行通信数据采样程序,设计异步串行通信实验进行验证,结果验证了异步串行通信的波特率容错性和通信可靠性.