基于FPGA单精度浮点数算术运算系统的设计与仿真

摘要

cqvip:本文应用FPGA自主设计浮点数算术运算系统,根据单精度浮点数的特点,设计了其存储格式,采用模块化设计方式设计了浮点数算术运算系统的组成结构,该系统可以根据运算指令要求的精度、数据来源方式、操作数个数进行加、减、乘、除运算。设计的系统采用Altera公司的EP4CE115F23I7N芯片实现,该芯片的时钟频率为48MHz,设置运算系统运行频率为192MHz,并通过仿真测试可知,设计的浮点数算术运算系统满足各种运算要求,运算系统仅占用了FPGA芯片总逻辑单元的18%,片内存储器使用量占用了不到1%。