基于数据分块并行的FFBP成像算法的FPGA实现

摘要

针对快速分解后向投影算法(Fast Factorized Back Projection,FFBP)运算量大,实时处理较难的问题,提出了一种基于FPGA的数据分块并行处理的多阶段流水与同阶段并行的硬件架构设计。该设计将数据分块储存到ULTRARAM(URAM)组,使得在一个时钟周期完成数据地址索引,并对数据进行加权求和,得到插值结果;该设计采用多阶段流水与同阶段并行的硬件架构,充分利用算法并行特性,极大地减少了处理时间;在FPGA处理平台架构下,实现了基于单块板卡的数据分块并行的FFBP算法。经实验验证,当系统处理时钟频率为125 MHz,在147.05 ms时间内实现了1 024×512个采样点的32位单精度浮点复数据成像处理,验证了系统的有效性。