一种用于三维图像压缩的3D DCT硬件结构

摘要

设计实现了一种用于多视点三维图像压缩的三维离散余弦变换(3DDCT)。该电路结构需要3N2/2个乘法器和5N2/2+7N/2个加法器来实现N×N×N点DCT运算。为了提高系统处理效率,电路采用了流水线结构,数据吞吐率为N点每周期。整个电路采用模块化的设计方法,并用Verilog硬件描述语言对所设计电路的功能进行了仿真验证。