一种并行数据采集系统实时硬件抽点设计实现

摘要

对高速数据流进行实时均匀抽点是高速并行采集系统重要研究内容之一。传统的对串行采样数据流,通过对时钟进行分频的抽点方式在现代并行采集系统中会导致错点或非均匀等一系列错误。分析了具体抽点需求,建立了1个高速数据流抽取矩阵模型,包括高速数据流矩阵、通道选择拼合矩阵、筛选循环单元矩阵,基于该矩阵模型,讨论了在FPGA中相应的并行高速数据实时抽取模块的实现方案,在Vertex-5FPGA平台中实现了对四路并行数据中进行1-2-5步进的整数倍抽点。实验证明该方法可以广泛运用于其他高速采集系统中。