基于流水化和滑动窗口结构的低功耗指令Cache设计

摘要

嵌入式处理器中Cache的应用极大地提高了处理器的性能,同时Cache,尤其是指令Cache功耗占据了处理器很大一部分功耗,关闭不必要的tag SRAM和data SRAM的访问,可以极大地降低功耗.提出了一种流水化的指令Cache访问机制,关闭不必要的data SRAM的访问;并且通过记录指令Cache行的信息和预测下一行的Cache形成一个Cache行滑动窗口,关闭不必要的tag SRAM访问.所提出的方法没有性能损失,在SMIC 90 nm工艺下进行功耗分析,其指令访问的功耗降低50％.