退出
我的积分:
中文文献批量获取
外文文献批量获取
张坤宁; 赵烁; 孙庆斌; 邓宁; 何虎;
清华大学微电子学研究所 北京100084;
卷积加速; 数据复用; 并行计算; 多核扩展; 软硬件协作;
机译:基于OpenCL的异构计算框架下基于FPGA的卷积神经网络加速器设计
机译:基于FPGA的深卷积神经网络加速器设计技术识别器
机译:Systolic-CNN:OpenCL定义的可扩展运行时灵活的FPGA加速器架构,用于加速云/边缘计算中的卷积神经网络推理
机译:基于FPGA的嵌入式设备卷积神经网络的加速器
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:用于FPGA的JPEG硬件加速器设计用于FPGA的JPEG硬件加速器设计
机译:用VHDL和FpGa设计可编程卷积编码器
机译:通过组合基于fpgas的数字加速器和基于对象的界面来设计通用高性能计算机应用程序的方法
机译:生成时钟信号,以实现基于周期的,可重复的基于FPGA的FPGA硬件加速器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。