基于ADSP21160的高速并行信号处理板设计

摘要

利用 4片ADSP2 116 0处理器设计雷达高速并行信号处理板 ,整板的峰值运算能力达 24 0 0MFLOPS ,板间数据吞吐量达 12 80MBytes/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。运用高速电路设计方法设计电路 ,进行了信号完整性分析和仿真。