大尺寸高分辨率TFT-LCD垂直串扰的机理研究与改善

摘要

随着生活质量的提升,大尺寸、高刷新频率、高分辨率的显示器件越来越受到人们的青睐。然而,高规格产品同时也会伴随更多的显示问题,垂直串扰就是其中一种。垂直串扰产生原因主要是由于数据线与像素电极之间的耦合电容Cpd以及薄膜晶体管(TFT)关闭时的漏电流Ioff使像素电压发生偏移。高分辨率8 K产品由于其存储电容大幅减小、布线密集程度增大,导致其垂直串扰现象严重。本文通过软件模拟了Cpd的影响因子,再结合不同像素电极2ITO交叠面积样品的反置现象确定Cpd的影响程度,同时通过改变各项工艺参数确定最佳存储电容及漏电流条件,最后在最佳存储电容及漏电流条件下探讨与之匹配的2ITO交叠面积。在所有最优工艺条件下,不良比率由最初的55.6%下降至4.2%,画质大幅改善。