基于嵌入式的高帧频图像压缩处理装置的设计

摘要

针对某些火箭或导弹发射后需要将捕捉到的图像进行压缩处理的需求,设计了一种以FPGA为主控芯片,ADV212为压缩电路核心的高帧频图像压缩处理装置,该装置实现了图像采集、存储、压缩电路的设计,逻辑控制部分划分了LVDS图像采集模块,存储芯片缓存模块,ADV212压缩模块等对图像信息进行处理,最终使捕捉到的图像经过压缩处理后显示出较好的效果.经过多次的实验测试及仿真,该装置可达到最高100帧/s的压缩速度且能实时处理图像数据,解决了火箭发射过程中无法实时检测的问题,传回的图像解码后较为清晰,失真度较小,可靠性强.