适用于PAD控制逻辑电路验证的一种高效的形式验证方法

摘要

现如今的SoC中,几乎都包含PAD控制逻辑电路(Pad Control Logic,PCL),以此来实现PAD复用技术,从而满足芯片面积不断缩小但功能不断增加的需求.针对PCL极其繁琐复杂的控制逻辑与其在芯片中举足轻重的地位,本文介绍了一种基于Jasper验证平台,采用SVA断言(System Verilog Assertion)来进行属性检查(Property Check)的PCL形式验证(Formal Verification)方法.与传统动态仿真验证方法相比,该方法无需搭建Test Bench,无需编写Test case,具有验证覆盖范围广、验证速度快及验证方式简便等特点.通过已有实际项目的证实,该方法可有效提高PCL验证的覆盖程度,极大缩短验证周期,有效节省验证精力.