H．264中CABAC解码器的硬件设计与实现

摘要

为了能够实时解高清视频码流,本文提出了一种高性能的CABAC解码器的硬件设计方案,优化了二进制算术解码的流程,并且利用有效的流水线机制和良好的存储系统,极大地提高了解码速度,达到了预定的要求,最后在FPGA上实现了设计方案,并在0．18工艺库的基础上得到了时钟频率167MHz,占用面积0．38mm^2的结果。