基于FPGA的雷达A式显示电路设计

摘要

为了实现对雷达显示技术的优化与升级,设计实现了一种基于FPGA的雷达A式显示电路,采用FPGA集成雷达显示IP核实现雷达前端信号的采样、处理及显示。该设计利用FPGA芯片庞大的可编程逻辑单元以及丰富的成熟IP核的优势,实现了单片逻辑芯片实现雷达输入信号的接收、采样、变换以及显示的功能,简化了以往雷达显示电路的硬件结构,降低了信号的显示延迟,整体提升雷达显示性能。同时该设计可以通过进一步修改内部IP核实现其他雷达显示方式,使其具备硬件设备的通用性和可扩展性。