首页> 外文学位 >A 2-GHz Frequency Multiplier Based on Digital Delay Lock Loop in 65 nm CMOS

【24h】

A 2-GHz Frequency Multiplier Based on Digital Delay Lock Loop in 65 nm CMOS

机译：基于65 nm CMOS的数字延迟锁定环的2 GHz倍频器

获取原文

获取原文并翻译 | 示例

页面导航

著录项
相似文献
相关主题

著录项

作者
Zhang, Kaiqiang;
展开▼
作者单位

Illinois Institute of Technology;

展开▼
授予单位 Illinois Institute of Technology;
学科
学位 M.S.
年度 2017
页码 77 p.
总页数 77
原文格式 PDF
正文语种 eng
中图分类
关键词

相似文献

外文文献
中文文献
专利

1. A 600kHz to 1.2GHz all-digital delay-locked loop in 65nm CMOS technology [J] . Chia-Lin Chang, Ching-Che Chung, Duo Sheng IEICE Electronics Express . 2011,第7期

机译：采用65nm CMOS技术的600kHz至1.2GHz全数字延迟锁定环路
2. Design of a Fast Locking Delay-Locked-Loop with Timing Skew Self Calibration Based on 65 nm CMOS Process [J] . Li Jing, Liu Yang, Wu Shuangyi, Nanoscience and Nanotechnology Letters . 2014,第12期

机译：基于65 nm CMOS工艺的具有时序偏移自校准的快速锁定延迟锁定环的设计
3. A Ring-VCO-Based Injection-Locked Frequency Multiplier with Novel Pulse Generation Technique in 65 nm CMOS [J] . Sang.yeop LEE, Norifumi KANEMARU, Sho IKEDA, IEICE Transactions on Electronics . 2012,第10期

机译：基于环形VCO的注入锁定倍频器，采用65 nm CMOS新型脉冲产生技术
4. 10.7 A 6.75-to-8.25GHz 2.25mW 190fsrms integrated-jitter PVT-insensitive injection-locked clock multiplier using all-digital continuous frequency-tracking loop in 65nm CMOS [C] . Elkholy Ahmed, Talegaonkar Mrunmay, Anand Tejasvi, IEEE International Solid- State Circuits Conference . 2015

机译：10.7在65nm CMOS中使用全数字连续频率跟踪环路的6.75至8.25GHz 2.25mW 190fs rms 集成抖动PVT不敏感的注入锁定时钟乘法器
5. A 26 GHz phase-locked loop frequency multiplier in 0.18-microm CMOS. [D] . Carr, John Patten. 2009

机译：采用0.18微米CMOS的26 GHz锁相环倍频器。
6. Design of a Sub-Picosecond Jitter with Adjustable-Range CMOS Delay-Locked Loop for High-Speed and Low-Power Applications [O] . Bilal I. Abdulrazzaq, Omar J. Ibrahim, Shoji Kawahito, 2016

机译：具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
7. A 33-ppm/°C 240-nW 40-nm CMOS Wakeup Timer Based on a Bang-Bang Digital-Intensive Frequency-Locked-Loop for IoT Applications [O] . Ming Ding, Zhihao Zhou, Stefano Traferro, 2020

机译：基于Bang-Bang数码密集型频率锁定循环的33 ppm /°C 240-NM 40-NM CMOS唤醒定时器，用于IOT应用

A 2-GHz Frequency Multiplier Based on Digital Delay Lock Loop in 65 nm CMOS

著录项

相似文献

相关主题

期刊订阅