Northwestern University;
机译:在现场可编程门阵列上使用时延神经网络的加性高斯白噪声下单极性不归零二进制信号均衡器的设计方法
机译:使用混合整数编程的可重构现场可编程门阵列的硬件-软件协同设计
机译:使用基于查找表的现场可编程门阵列的低功耗和高效区域二进制编码十进制加法器设计
机译:在现场可编程门阵列(FPGA)上实现可逆二进制编码十进制(BCD)加法器性能的比较研究
机译:一种在星载现场可编程门阵列上设计流水线模拟退火内核加速器的方法。
机译:在现场可编程门阵列上使用时延神经网络的加性高斯白噪声下单极性不归零二进制信号均衡器的设计方法
机译:在现场可编程门阵列上使用时延神经网络的加性高斯白噪声下单极性不归零二进制信号均衡器的设计方法