The University of Iowa.;
机译:在可编程逻辑矩阵中进行自测试时测试响应的压缩
机译:通过在逻辑块之间共享功能测试序列来进行测试压缩
机译:具有半确定性测试模式和零混淆压实器的按时钟测试逻辑BIST
机译:COMPACTEST-II:一种为组合逻辑电路生成紧凑型两模式测试集的方法
机译:通过设计技术对硅锗异质结双极晶体管和数字逻辑电路进行硬度保证测试和辐射硬化。
机译:数字乳腺X射线摄影测试仪的解释性性能和观察者间协议
机译:基于FPGA和自旋电子逻辑的数字图像水印技术,以及基于自旋电子逻辑的电路某些方面的研究。
机译:CmOs IC逻辑门开路的行为和测试含义。