University of Missouri - Kansas City.;
机译:功率和面积优化的进位选择加法器架构,用于基于单元的标准设计
机译:快速冗余二进制乘法器,不包括冗余二进制加法器的中间和运算
机译:快速冗余二进制乘法器,不包括冗余二进制加法器的中间和运算
机译:基于显式的小区嵌套稳健架构和完整加法器分析
机译:小数N分频频率合成器架构与飞加法频率合成器架构的比较。
机译:基于低功耗加法器的听觉滤波器架构
机译:使用CMOS Bulk P-Well技术设计16位流水线加法器。
机译:三模冗余同步架构中实现单源冗余时钟树时竞争条件的影响。