The University of Texas at San Antonio.;
机译:超标量流水线处理器中的IDR分割和多个指令队列
机译:高度X86超标量架构的指令地址队列设计。
机译:具有银行标签RAM和正确关键路径识别的超标量处理器中的发布队列延迟评估
机译:降低超卡处理器中的指令队列泄漏功率
机译:用于超卡处理器的多次秩序,指令发布系统
机译:4G / 5G网络中窄带物联网服务的端到端QoS智能队列管理算法和流量优先级排序机制
机译:降低超标量处理器中的指令队列泄漏功率
机译:通用安全问题的优先顺序。 NUREG-0933补编第32号,修订版插入说明