Rensselaer Polytechnic Institute.;
机译:异构多核处理器的设计方法,具有并行化多核模拟器和基于公共寄存器文件指令集扩展架构的组合
机译:利用三维(3D)存储器堆栈来提高运动估计加速器的图像数据访问效率
机译:使用LDPC码的多核处理器上的高度可扩展并行算术编码
机译:具有SIMD加速器内核的面向FPGA的异构多核处理器的体系结构
机译:3D模具堆叠的异构多核处理器的硬件线程迁移。
机译:无线传感器网络的异构多核处理器上的网络编码
机译:无线传感器网络的异构多核处理器上的网络编码
机译:提高多核处理器异构网络中pCID的图像处理性能