New Jersey Institute of Technology.;
机译:具有非累积参考时钟抖动的二阶数字Bang-Bang锁相环的输出抖动性能
机译:用于测量电荷泵锁相环的时钟抖动的BIST
机译:在65纳米CMOS工艺中基于延迟锁定环路的时钟和数据恢复具有宽工作范围和低抖动
机译:低抖动锁相环架构,可在模数转换器中生成时钟
机译:低抖动,宽锁定范围全数字锁相环和延迟锁相环的研究和设计。
机译:高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
机译:具有非累积参考时钟抖动的二阶数字Bang-bang锁相环的输出抖动性能