文摘
英文文摘
论文说明:图表目录
声明
致谢
1 绪论
1.1 ETCS介绍
1.1.1 ETCS概述
1.1.2 ETCS应用等级划分
1.2 CTCS介绍
1.2.1 CTCS的系统结构和基本功能
1.2.2 CTCS应用等级划分
1.3 国外其它主要列车运行控制系统
1.4 论文的选题意义
1.5 论文主要结构
2 应答器编码原理
2.1 应答器的结构和工作原理
2.1.1 应答器的工作原理及分类
2.1.2 应答器的接口及特点
2.2 应答器传输报文编码策略
2.2.1 应答器用户数据的形成
2.2.2 应答器编码策略的报文格式
2.2.3 应答器编码策略的算法原理
2.2.4 应答器编码策略的特点
2.3 本章小结
3 应答器报文模拟发送器的结构方案
3.1 报文模拟发送器的系统结构
3.2 应答器编码软件设计平台介绍
3.2.1 Visual C++ 6.0 环境及MSComm串口控件简介
3.2.2 UDP协议简介
3.3 ARM嵌入式模块设计平台介绍
3.3.1 LPC2220 芯片简介
3.3.2 嵌入式实时操作系统μC/OS Ⅱ简介
3.3.3 ADS1.2 集成开发环境简介
3.4 FPGA模块设计平台介绍
3.4.1 现场可编程门阵列FPGA简介
3.4.2 FPGA设计流程
3.4.3 VHDL硬件描述语言介绍
3.4.4 Max-plus Ⅱ开发环境简介
3.5 本章小结
4 应答器报文模拟发送器的实现与结果分析
4.1 应答器报文编码软件的实现与结果分析
4.1.1 RS-232 串口通信的实现
4.1.2 以太网UDP 通信的实现
4.1.3 应答器编码策略算法的实现
4.1.4 应答器报文编码软件的设计结果分析
4.2 嵌入式模块通信的设计实现与结果分析
4.2.1 串口通信的设计实现
4.2.2 以太网通信的设计实现
4.2.3 串口及以太网通信的结果分析
4.3 FPGA模块的设计实现与仿真结果分析
4.3.1 FPGA模块的总体结构
4.3.2 FSK的载频与基频信号的产生
4.3.3 分频器仿真结果分析
4.3.4 地址输出模块的实现
4.3.5 地址输出模块仿真结果分析
4.3.6 并行-串行转换模块的实现
4.3.7 并行-串行转换模块仿真结果分析
4.3.8 开关控制器与信号相加器的实现
4.3.9 开关控制器与信号相加器的仿真结果分析
4.3.10 FPGA整体模块的仿真结果分析
4.3.11 FPGA模块资源消耗分析
4.4 本章小结
5 总结与展望
5.1 设计总结
5.2 后续展望
参考文献
作者简历