声明
致谢
摘要
1.1 研究背景与意义
1.2 研究现状
1.3 论文研究内容
1.4 论文组织结构
1.5 本章小结
2 矩阵奇异值分解算法原理与分析
2.1 矩阵奇异值分解
2.2 矩阵奇异值分解的Jacobi变换算法
2.2.1 Jacobi算法基础知识
2.2.2 双边Jacobi变换算法
2.2.3 单边Jacobi变换算法
2.3 列对索引序列
2.4 基于FPGA的单边Jacobi变换奇异值分解算法并行化分析
2.5 本章小结
3 矩阵奇异值分解硬件架构设计
3.1 基于片上存储器和循环序列单边Jacobi算法的SVD电路设计
3.1.1 基于循环序列单边Jacobi变换算法优化
3.1.2 基于循环序列单边Jacobi变换算法的加速电路顶层设计
3.1.3 矩阵奇异值分解硬件加速电路主要功能模块设计实现
3.2 基于片上存储器指环序列的单边Jacobi变换算法的SVD加速电路
3.2.1 基于指环序列的单边Jacobi算法并行化分析
3.2.2 基于指环序列的单边Jacobi算法硬件加速电路设计
3.3 基于外存储器的指环序列单边Jacobi算法SVD硬件电路设计
3.3.1 硬件加速电路顶层设计
3.3.2 基于外存储器的数据缓存策略设计
3.4 本章小结
4 基于FPGA平台的矩阵奇异值分解硬件加速器实现
4.1 基于FPGA的异构计算平台
4.2 基于片上存储单边Jacobi算法的电路实现以及性能与资源分析
4.2.1 基于不同平台循环序列单边Jacobi算法的性能对比分析
4.2.2 基于循环序列和指环序列的单边Jacobi算法硬件实现对比
4.3 基于片外存储环序列的单边Jacobi算法硬件电路性能与资源分析
4.4 基于片上存储与基于片外存储方式的奇异值分解对比分析
4.5 本章小结
5 结论与展望
参考文献
作者简历及攻读硕士学位期间取得的研究成果
学位论文数据集
北京交通大学;