Sigma-Delta模数转换器的设计与研究——Sigma-Delta调制器的设计实现

摘要

Sigma-Delta模数转换器(Sigma-Delta ADC)采用过采样以及Sigma-Delta调制技术来实现模数转换,具有转换精度高的特点,非常适合用来实现数字通信系统和音频信号处理系统中的模拟接口部件。过采样技术有效降低量化器的位数大大降低了模拟电路元器件失配对ADC转换器精度的限制,己成为实现高精度模数转换的主要实现方式。 Sigma-Delta调制器作为Sigma-Delta模数转换器的核心,是实现此类转换器的关键。因此,本论文设计了一个音频16位Sigma-Delta ADC的调制器,并对数字滤波器进行了研究。 本文设计的调制器采用3阶IFLF(Inverse Follow the Leader Feedback)结构。设计注重实用性,所以本设计努力降低电路的芯片面积和功耗。设计中内容包括,建立调制器的数学模型,对模型进行仿真,设计电路图,电路原理仿真,版图设计仿真等。该调制器用于Sigma-Delta ADC中,拥有良好的噪声整形能力,利用过采样技术将信号频带内的噪声推至高频范围,再由降采样滤波器将高频段噪声滤除,提高了电路信噪比。 电路的性能为3.3V电压电源供电,采用全差分开关电容电路实现,输入信号带宽24KHz,过采样速率OSR为128,输出数字信号的信噪比要达到98dB。 在分析电路工作原理的基础上,对电路主要性能,如采样率、信噪比、量化误差、量化噪声及噪声整形等,做了理论上较详细分析。考虑系统中非线性因素,如运放的有限增益、有限带宽、噪声和元件参数不对称因素等的影响,建立起了调制器的数学模型,并对比了不同模型的异同,在MATLAB上完成了对模型的仿真；依据仿真结果设计了各部分电路,包括积分器、运放、比较器、开关元件、两相非交叠时钟电路等；在时钟频率为6.144MHz输入信号带宽小于24KHz时,系统级仿真结果和电路级仿真结果精度均达到16位,满足了设计指标。最后在TSMC 0.18μm的CMOS工艺下完成了版图设计,且通过了功能上的后仿真验证。

目录

文摘

英文文摘

声明

第1章 绪论

1.1 Sigma-Delta模数转换器国内外的研究概况

1.2 课题目的与意义

1.3 本课题的主要工作和成果

第2章 Sigma-DeIta调制器的基本原理

2.1 ADC主要性能参数

2.1.1 静态性能参数

2.1.2 动态性能参数

2.2 Sigma-Delta ADC的基本原理

2.2.1 过采样技术

2.2.2 噪声整形技术

2.2.3 Sigma-Delta调制器特征

2.2.4 数字抽取滤波器

2.3 Sigma-Delta调制器的结构

2.3.1 一阶调制器

2.3.2 二阶调制器

2.3.3 高阶调制器

2.3.4 量化器

本章小结

第3章 Sigma-Delta调制器的系统设计和仿真

3.1 系统设计步骤

3.2 系统设计考虑

3.3 调制器的设计

3.3.1 零极点优化

3.3.2 噪声传递函数的选择

3.3.3 常见三阶调制器结构的对比

3.3.4 结构总结

3.3.5 调制器的频谱分析原理

3.3.6 行为级仿真结果及频谱分析

本章小结

第4章 Sigma-Delta调制器的电路实现

4.1 调制器整体电路实现

4.4 积分器的设计

4.4.1 基本原理

4.4.2 电路实现

4.4.3 积分器非理想性分析

4.4.4 积分器的仿真结果

4.5 运算放大器的设计

4.5.1 运算放大器拓扑结构的选择

4.5.2 开关共模反馈电路

4.5.3 运算放大器的仿真结果

4.6 比较器的设计

4.2 反馈DAC的实现

4.7 两相非重叠时钟的设计

4.8 Sigma-Delta调制器非理想性的分析

4.8.1 电荷注入和时钟馈通

4.8.2 DAC误差分析

4.9 Sigma-Delta调制器的功耗分析

4.9.1 积分器的动态功耗

4.9.2 积分器的静态功耗

4.10 电路仿真结果

本章小结

第5章 Sigma-Delta调制器的版图设计

5.1 晶体管布局

5.2 电容器的匹配

5.3 电阻布局

5.4 运算放大器的版图设计

5.5 信号线布图的相关考虑

5.6 电源线、地线的布图

5.7 总体布局

本章小结

结论

参考文献

攻读硕士学位期间发表的学术论文

致谢