基于锁相环技术的多频低相噪时钟发生器设计

目录

第一章 绪论

1.1 研究工作的背景与意义

1.2 研究现状和发展动态

1.3 本文的研究目的与创新

1.4 本论文的结构安排

第二章 锁相环时钟发生器原理

2.1 锁相环基本结构及原理

2.2 锁相环电路基本指标

2.2.1 频率调谐范围

2.2.2 频率分辨率

2.2.3 锁定时间

2.2.4 频谱纯度

2.3.1 鉴频鉴相器

2.3.2 电荷泵

2.3.3 环路滤波器

2.3.4 压控振荡器

2.3.5 分频器

2.4 小数分频调制器

2.5 本章小结

第三章 锁相环时钟发生器模型分析

3.1 锁相环线性模型

3.1.1 三阶锁相环模型

3.1.2 四阶锁相环模型

3.2.1 相位噪声的基础概念

3.2.2 锁相环中相位噪声分析

3.3 锁相环锁快速锁定技术

3.3.1 锁相环锁定时间数学分析

3.3.2 锁相环快速锁定技术

3.4.1 设计指标及参数确定

3.4.2 锁相环数学模型建模及仿真

3.5 本章小结

第四章 锁相环时钟发生器电路设计及仿真

4.1.1 鉴频鉴相器非理想因素

4.1.2 鉴频鉴相器电路设计

4.1.3 鉴频鉴相器电路仿真

4.2 锁定检测电路设计与仿真

4.3 电荷泵电路设计与仿真

4.3.1 电荷泵设计中的非理想效应

4.3.2 电荷泵电路设计

4.3.3 电荷泵电路仿真

4.4 环路滤波器电路设计与仿真

4.5 压控振荡器电路设计与仿真

4.5.1 压控振荡器基本理论

4.5.2 压控振荡器相位噪声

4.5.3 压控振荡器电路设计

4.5.4 压控振荡器电路仿真

4.6 双模可编程分频器设计与仿真

4.6.1 预分频电路设计与仿真

4.6.2 计数器电路设计与仿真

4.6.3 分频器整体仿真

4.7 三阶调制器设计与仿真

4.7.1 调制器基本原理

4.7.2 三阶调制器设计

4.7.3 接口电路设计

4.7.4 小数分频功能整体仿真

4.8 整体电路仿真

4.9 电路版图设计及后仿

4.10 本章小结

第五章 全文总结与展望

5.1 全文总结

5.2 后续工作展望

致谢

参考文献

攻读硕士学位期间取得的成果