基于Xilinx Zynq平台的卷积神经网络模型研究

目录

声明

缩略词表

第一章绪论

1.1 研究工作的背景与意义

1.2 国内外研究现状

1.2.1 卷积神经网络发展现状

1.2.2 基于FPGA的卷积神经网络研究的发展现状

1.3 本论文的主要工作与安排

第二章卷积神经网络与Xilinx Zynq 平台介绍

2.1.1 人工神经网络

2.1.2 卷积神经网络

2.2 Xilinx Zynq平台介绍

2.2.1 处理系统端

2.2.2 可编程逻辑端

2.2.3 处理系统端与可编程逻辑端的通信

2.3 本章小结

第三章卷积神经网络的硬件加速设计

3.1 卷积层的硬件加速设计

3.2 批标准化的硬件加速设计

3.3.1 乒乓缓存机制

3.3.2 流水线机制

3.3.3 背压机制

3.4 本章小结

第四章基于Zynq 平台的卷积神经网络计算模型设计

4.1 计算模型总体架构

4.2 卷积神经网络计算模块设计

4.2.1 卷积神经网络计算模块总体设计

4.2.2 计算阵列区的设计

4.2.3 后处理区的设计

4.2.4 流计算区的设计

4.3 PL端其他模块的设计

4.3.1 DDR内存通信模块的设计

4.3.2 调试接口设计

4.3.3 处理系统端与可编程逻辑端的通信设计

4.4 PS端设计

4.5 性能优化设计

4.5.1 输入位宽与输出位宽不等的FIFO缓存设计

4.5.2 单路输入多路输出的乒乓缓存设计

4.5.3 基于单个块内存的乒乓缓存设计

4.5.4 支持流水线机制的背压机制

4.5.5 后处理区的多路优化设计

4.6 本章小结

第五章计算模型验证与分析

5.1 Yolov2-tiny网络结构分析

5.2 正确性验证

5.2.1 验证方法设计

5.2.2 实验数据及分析

5.3.1 验证方法设计

5.3.2 实验数据及分析

5.4 可拓展性分析

5.5 本章小结

第六章全文总结与展望

6.1 全文总结

6.2 后续工作展望

致 谢

参考文献

攻读硕士学位期间取得的成果