PDP驱动电路输出端ESD防护设计

摘要

本文主要研究等离子显示器(Plasma Display Panel,PDP)驱动电路输出端的静电保护(Electro-Static discharge,ESD)问题,属于高压静电防护设计领域,在芯片生产、测试等过程中会遭受静电放电损伤,而且高压器件的静电防护能力较弱,因此,静电防护设计存在重大意义。本论文的静电放电保护设计主要有三方面内容。　　(1)首先针对四种基本静电防护器件进行器件设计和工艺仿真,然后交于foundry流片,并进行了传输线脉冲(Transmission line pulse,TLP)测试。测试结果显示TLP测试和工艺仿真之间有良好的对应关系,其中LIGBT器件的全芯片静电防护能力最强,HBM可以达到6KV以上,同时设计者还发现器件的静电放电保护能力和防闩锁能力存在矛盾。　　(2)设计者又重点优化了LIGBT器件的结构参数来最大程度的提高其静电放电能力,该优化的主要思路为减短静电放电电流路径,从而降低其静电放电时的导通电阻,尽量降低产生的热量,从而保护器件不受损毁,该针对器件结构优化一定程度改善了器件的抗静电放电能力,但未根本解决器件泄放电流能力和闩锁矛盾。　　(3)另一种设计思路是选择性触发寄生Silicon Controlled Rectifier(SCR)结构和PNP结构。其具体设计方案为用一个开关管来选择性控制静电放电能力强的SCR开启还是抗闩锁能力强的 PNP开启,开关管用低压N-Mental-Oxide-Semiconductor(NMOS)来实现,针对该方案设计提出几种具体的实施方案,通过仿真来看基本能很好的满足设计要求,从根本上解决了器件的静电放电能力和抗闩锁能力的不可调和矛盾,但需进一步进行流片和TLP测试验证。　　综上所述,LIGBT器件经过优化可以很好的满足设计要求,同时新提出的选择性触发SCR和PNP结构也经仿真验证其能很好的解决静电防护能力和抗闩锁能力的矛盾。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究工作的背景与意义

1.2 静电放电保护的国内外研究历史与现状

1.3 本文的主要贡献与创新

1.4 本论文的主要内容和结构安排

第二章 高压静电放电保护设计理论

2.1 静电现象

2.2 静电放电防护设计流程

2.3 闩锁效应

2.4 本章小结

第三章 PDP驱动电路输出端ESD防护设计分析

3.1 基本工艺流程介绍

3.2 ESD防护器件介绍

3.3 各类防护器件抗ESD能力对比和分析

3.4 本章小结

第四章 PDP驱动电路输出端ESD防护设计优化

4.1 IGBT器件结构优化及分析

4.2 IGBT器件选择性触发设计和分析

4.3 本章小结

第五章 全文总结与展望

5.1 全文总结

5.2 后续工作展望

致谢

参考文献

攻读硕士学位期间取得的成果