优化系统时钟同步读取测试方法提高Intel NOR 256M闪存产品良率

摘要

当今世界闪存芯片影响着我们的社会，使人们的生活工作都越来越便捷。很多高端电子产品正在不断利用闪存芯片带来的简单快速的通讯理念。FLASH(闪存)存储器不仅具有ROM存储器可掉电存储的特性，又具备了RAM存储器的快速擦写功能。可以说闪存的出现，止是结合了各种存储器的优点。很多半导体的人公司将Flash芯片作为一个市场的大突破点，原冈是闪存市场的利润比较人，可以和CPU的市场份额相当。Flash芯片做为信息的载体，研发人员也特别在降低功耗，增火容量，减小体积等方面不断的进行改进，特别是加快读取速度，配合系统读的要求越来越高。本课题选择了Intel一个高端的FlashNOR芯片。IntelTyax1.8VMLC256M闪存产品是Intel公司针对移动终端市场开发的高密度，低功耗，0．13um工艺制程闪存产品。 封装测试从市场需要出发，为了满足用户对高速读取性能的要求，TyaxNOR256M闪存产品提供了时钟同步读取的功能，特别是增加了MLC技术。MLC(Multi-LevelCell)技术成为降低生产成本的关键，MLC是在一个存储单元存储两位数据的技术。但是随之而来的串型读取使得MLC的实现以牺牲一定的读取速度为代价。硅片大规模生产中不可避免的参数漂移使速度成为阻碍成品率及一等品率进一步提高的首要因素。我们已经在革产中采用了Trimbydie的方法，针对具有不同参数的芯片通过调整某些闪存的内部ATD参数设置，ATD的全称是AddressTransitionDetection，即地址变化检测。其目的是通过检测输入的变化，对读取过程进行预处理提高芯片整体读取速度。其实现的机制简单介绍如下：在存储芯片中增加一个地址变化检测器，一口．地址发生变化，就产生一个ATD信号，用它去触发一系列时钟，控制译码器和其他外围电路工作。这就使得闪存芯片采用并行的工作方式，只要地址线或者某些相关控制线信号发生变化，就随即触发译码和读取操作，而不必考虑上次读取的数据是否已经输出。当然满足初次读取时间(TACC)85ns的用户要求(一等品标准)是非常重要的标准。但是由于半导体材料和I制作工艺的某些参数漂移，使得某些芯片在PBI(芯片速度测试)测试过程中不能达到上述的速度要求，从而造成了一定的良率损失。 本论文针对某些芯片在PBI(芯片速度测试)测试过程中不能达到上述的速度要求，从而造成了一定的良率损失这个课题，进行了详细而符合逻辑的推理和试验的论证，特别是在测试条件上进行了系统的分析。论文从三个方面进行了分析验iiIh首先提高所加电压，由丁偏置电压通常与MOS管的瞬态特性有关，我们研究了提高电源供电电压与芯片读取速度之间的关系；其次改变测试温度，当条件从高温到室温的时候，发现测试温度对我们芯片同步读速度的影响相当明显；最后我们改变时钟的等待周期Latency的数据论证，使时钟周期的等待时间变长，芯片也可以通过测试的条什。总而言之，在完成一系列的测试、分析验证之后，发现读取速度达不剑要求的芯片存住着一些很强的规律性。以此为据，制定出非常详细的推理和改进测试程序的方案。特别是运用了ATDTrim测试项的测试方法的优化，使本身读取速度性能比较差的系统时钟同步读失效芯片在重新配置内部CAM(内容可寻址存储单元)后，使ATDSetting设置为最快，在程序要求的1。7VVCC以及各种温度下基本上都能通过BurstRead这个测试项了。这足以证明，我们的方案确实提高了Sensing的速度，从而提高了我们Tyax256M闪存产品BurstRead的性能。使得本身读取速度性能比较差的系统时钟同步读失效芯片在重新配置内部CAM(内容可寻址存储单元)后，速度性能达到BINl(一等品)的要求，并且能够通过同步读测试项，满足客户的要求。通过改变电路寻址程序的测试方法，不仅可以弥补工艺上存在的轻微不足，同时也大大加强了对于成品芯片的稃序的编程能力，使程序更稳定和合乎逻辑。并且通过测试的芯片完全和正常的芯片一样，没有任何潜在的读写问题。 本课题的难点在于，如何选择正确的测试循环流程，既可以减少测试时间，又能大大提高测试程序的可用性和高效性，特别是对于哪些本身读取速度较慢的芯片。同时我们也将分析这些失效芯片在硅片制作工艺中的某些参数漂移，从而追溯造成同步读失效的根本原因。当完成优化程序后，产品的良率也有了很大的提高。O．3﹪～O.5﹪对于后道的封装测试工厂是一个非常大的利润和业绩的提高。

目录

文摘

英文文摘

论文独创性声明及使用授权声明

第一章 绪论

1.1引言

1.2闪存基本单元结构

1.3闪存单元的基本操作方式及其原理

1.3.1闪存单元的编程操作

1.3.2闪存单元的擦除操作

1.3.3闪存单元的读取操作

1.4 Intel Tyax 256M MLC闪存芯片功能与结构特点介绍

1.4.1 MLC技术简介

1.4.2 Tyax 256M闪存芯片存储结构

1.4.3 Tyax 256M闪存产品的读操作介绍

第二章 问题的提出

第三章 问题的分析

3.1对于Burst Read失效的初步分析

3.2对于Vccgn Sensing速度关系的研究

3.3测试温度对失效芯片的影响

3.4 Latency对于失效芯片的影响

第四章 问题的解决

4.1 ATD简介

4.2 Tyax 256M闪存产品ATD机构的工作原理

4.3 ATD Trim by Die测试机理

4.4 ATD Trim测试程序的改进

第五章 制造工艺分析

5.1失效芯片在晶圆分布区域分析

5.2 MOS管饱和电流与反相器门延迟关系的研究

第六章 结论

参考文献

致谢