基于FPGA的USB3.0扰码及解扰码电路研究与设计

摘要

USB3.0是一种由Intel和Microsoft公司发起创立的接口规范，它以USB2.0作为基础实现了接口技术的进一步发展。USB2.0的最大传输带宽为480Mbps，而USB3.0将带宽提高到了5Gbps，它比USB2.0更适合传输海量数据文件。USB3.0比USB2.0的传输效率高、功耗更低，特别地加强了电源管理功能，并且USB3.0向下兼容USB2.0，方便USB2.0接口产品的升级。USB3.0接口在未来一定会被普遍地应用于电子产品中。
　　本文主要是按照USB3.0协议的要求设计USB3.0物理层中的扰码及解扰码电路。USB3.0物理层可分为数字电路模块与模拟电路模块，其中数字电路模块主要由扰码及解扰码电路，8b/10b编解码电路，K28.5检测模块，弹性缓冲器模块，串并及并串转换电路等模块构成。扰码及解扰码电路是USB3.0物理层数据处理流程中的重要部分，且它与物理层中的8b/10b编解码电路模块相互联系。因此，本文对8b/10b编解码模块也进行研究与设计。
　　论文在分析了USB3.0协议中扰码及解扰码的原理与规则后，提出以8位并行方法来实现USB3.0物理层中的扰码与解扰码电路。本文使用FPGA验证电路逻辑功能，运用Verilog硬件语言描述扰码及解扰码电路，再通过Modelsim仿真软件进行功能上的仿真。结果表明所设计出来的扰码及解码电路满足USB3.0数据通信协议要求。

目录

声明

致谢

摘要

第一章 绪论

1．1 研究背景与意义

1．2 研究现状

1．3 FPGA简介

1．3．1 FPGA构架

1．3．2 FPGA特点

1．3．3 FPGA开发基本流程

1．4 并行FLASH简介

1．5 研究内容和章节布置

1．5．1 研究内容

1．5．2 章节安排

第二章 USB3．0简介

2．1 USB3．0双重总线结构

2．2 USB3．0协议层

2．3 USB3．0链路层

2．4 USB3．0物理层

2．4．1 时钟产生模块

2．4．2 数据时钟恢复电路

2．4．3 串并与并串转换电路

2．4．4 弹性缓冲器

第三章 8B／10B编解码电路的研究与设计

3．1 8B／10B编码原理

3．2 8B／10B编解码电路设计及仿真

3．2．1 编码电路设计及仿真

3．2．2 解码电路设计及仿真

第四章 扰码及解扰码电路的分析

4．1 扰码及解扰码的作用与原理

4．2 扰码及解扰码电路分类

4．3 三种扰码设计方法

4．3．1 串行扰码

4．3．2 并行扰码

4．3．3 基于存储器的扰码

4．4 USB3．0物理层中扰码及解扰码规则

第五章 扰码及解扰码电路的设计

5．1 USB3．0物理层扰码及解扰码电路设计

5．1．1 并行扰码的优势

5．1．2 8位并行扰码电路设计算法

5．1．3 8位并行扰码及解扰码电路设计仿真

5．2 扰码及解扰码电路设计工作拓展

5．2．1 USB3．1物理层扰码及解扰码设计方法

5．2．2 USB3．1物理层扰码及解扰码规则

5．2．3 并行FLASH Am29LV320D的介绍

5．2．4 基于并行FLASH的扰码及解扰码电路设计方案

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

攻读硕士学位期间的学术成果