基于CMOS和BiCMOS工艺的低噪声放大器与混频器研究

摘要

近年，随着无线通信设备的大量普及，射频收发机作为其核心部分，正不断的朝着宽带、低成本、高集成度以及小型化方向发展。基于CMOS工艺的60GHz短距离无线通信技术具有超宽带、超高速等优点，对消费者具有相当大的吸引力。同时，为降低无线通信设备的成本，工程师们正利用BiCMOS工艺实现射频收发机单片集成。但不论是高速还是低成本，低噪声放大器和混频器作为射频接收机重要的两个部件，其性能对整个接收机都具有较大的影响。本文作者设计了60GHz CMOS工艺低噪声放大器、2.4GHz BiCMOS可重构低噪声放大器以及2.4GHz差分低噪声放大器与混频器。主要研究内容如下：
　　1、设计完成了一款基于IBM90nm CMOS工艺的60GHz低噪声放大器芯片，其工作频带为58-64GHz，增益约为18dB、噪声系数大约为4.8dB、电流小于24mA；
　　2、设计完成了一款基于IBM0.35um SiGe BiCMOS工艺的2.4GHz单端可重构低噪声放大器芯片，其具有高、低增益以及旁路三种工作模式。当工作在高增益模式时，其增益大于18dB、噪声系数低于2dB、电流小于3mA；处于低增益模式时，其增益大于10dB、噪声系数低于3dB、电流小于1.5mA；而工作在旁路模式时，其相当于一个开关，插入损耗低于3dB、噪声系数低于3dB。同时，该芯片还具有静电放电保护功能；
　　3、设计完成了一款基于IBM0.35um SiGe BiCMOS工艺的2.4GHz全差分低噪声放大器和混频器，其转换增益大于27dB、噪声系数低于3.5dB、输入三阶交调点大于-13dBm、电流约为7mA。
　　本文完成了以上电路设计，均已达到预期设计指标，并具有一定的研究和参考价值。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 研究背景及意义

1.2 国内外研究现状

1.3 论文结构

第二章 低噪声放大器与混频器基本理论

2.1 低噪声放大器主要指标

2.2 混频器主要指标

2.3 小结

第三章 低噪声放大器噪声机理与优化方法

3.1 噪声机理

3.2 源极串联电感反馈法

3.3 小结

第四章 基于CMOS工艺的60GHz 低噪声放大器研究与设计

4.1 工艺选择

4.2 射频MOS管模型

4.3 60GHz低噪声放大器电路分析与设计

4.4 低噪声放大器版图设计与后仿

4.5 小结

第五章 2. 4G Hz单端可重构低噪声放大器分析与设计

5.1 工艺选择

5.2 设计指标

5.3 电路结构选择

5.4 静电放电保护（ESD）功能

5.5 前仿真结果

5.6 版图与后仿真

5.7 小结

第六章 2. 4G Hz差分低噪声放大器与双平衡混频器分析与设计

6.1 设计指标与电路结构

6.2 版图与后仿真

6.3 小结

第七章 总结与展望

致谢

参考文献

攻读硕士期间取得的研究成果