高k栅介质MoS2场效应晶体管电性能改善研究

摘要

当前硅基CMOS工艺尺寸已进入10 nm节点，它的进一步缩小面临短沟道效应等问题制约，很难再向更小尺寸发展。MoS2是一种新兴二维材料，具有天然的二维层状结构，易减薄至nm级厚度，表面无悬挂键，禁带宽，短沟道效应不显著等优点，具有替代硅制备更小特征尺寸集成电路的能力。由于缺乏对库仑杂质散射和界面质量等的有效改善，目前所取得的MoS2晶体管的载流子迁移率低于理论预期值；此外，目前普遍使用的微机械剥离法及电子束光刻工艺效率低，难以在未来大规模工业生产中得到应用。针对以上问题，本文围绕着提高高k栅介质-MoS2界面质量及对库仑杂质散射的屏蔽效应进行研究，以增强器件性能，并探索适应于未来工业生产的制备工艺；在理论方面，针对高k介质屏蔽和沟道电子屏蔽建立起完整的屏蔽模型，以分析晶体管结构参数对库仑杂质散射迁移率的影响。
　　实验方面，首先以ALD制备的HfO2为背栅高k介质，通过400℃和500℃温度下的 N2、O2和NH3气氛热退火处理，制备背栅多层MoS2晶体管，比较了不同退火条件对器件界面特性和电性能的影响，确定出合适的退火温度（400℃）和退火气氛（NH3）。相对于非退火样品，栅介质退火后，界面态密度Dit由5.73×1012 eV-1cm-2减小到3.02×1012 eV-1cm-2，迁移率由5.54 cm2/V·s提高到15.1 cm2/V·s。进一步地，由ALD交替淀积HfO2和TiO2制备了具有更高k值的HfTiO背栅介质，并由NH3气退火，制备出的背栅MoS2晶体管获得了电性能大的提升，其中迁移率由退火前的9.20 cm2/V·s提高到29.4 cm2/V·s，表明NH3气退火对高k介质层及高k-MoS2界面陷阱和缺陷具有好的钝化效果。
　　在上述研究基础上，进一步采用低温ALD制备的HfO2为背栅介质并进行400℃的 NH3气氛热退火处理，制备出背栅薄层 MoS2晶体管，并在MoS2沟道表面淀积Y2O3/HfO2包覆层，使器件电性能获得大幅提升，其中迁移率由19.1 cm2/V·s提高到42.1 cm2/V·s，表明高k介质对MoS2的全包覆结构比单独背栅高k结构具有更强的屏蔽库仑杂质散射的作用。
　　最后，对热CVD淀积MoS2薄膜工艺进行了研究，制备出6层连续均匀的MoS2薄膜，并采用常规光刻工艺，制备出顶栅薄层 MoS2晶体管；对顶栅介质-MoS2间缓冲层材料进行了优化研究，得到合适的缓冲层材料为Ta2O5，获得0.69 cm2/V·s的电子迁移率。
　　模型方面，针对介质/MoS2/介质的三明治结构，由镜像电荷法求解 MoS2沟道中库仑杂质形成的电势场解析式，并在数值计算中使用了实验测得的高k介质层典型k值（如不同温度下ALD制备HfO2的k值分别为20和12.86），进行Fourier变换后定义了介质屏蔽函数εk(q)来定量表征高 k介质对库仑杂质散射的屏蔽效果。针对MoS2沟道中二维电子气对库仑杂质电场的感应和屏蔽作用，推导出二维沟道上广义屏蔽函数εe(q)方程。通过综合考虑高k介质屏蔽效应和沟道电子屏蔽效应，由费米黄金法则推导得到了MoS2背栅晶体管库仑杂质散射限制的电子迁移率。模拟结果表明，采用高k介质包覆层，且k值越大、沟道电子浓度越高，则沟道电子迁移率越大，与实验结果相符合，为MoS2晶体管的设计及电性能改善提供了理论和实验依据。

目录

声明

1. 绪 论

1.1 选题背景及意义

1.2 MoS2的材料特性

1.3 MoS2纳米薄膜制备方法

1.4 基于MoS2的场效应晶体管

1.5 基于MoS2的器件应用展望

1.6 本文的研究工作

2. MoS2场效应晶体管制备工艺及测试方法

2.1 制备工艺

2.2 薄膜特性表征

2.3 器件电学特性测试

2.4 本章小结

3. 高k背栅MoS2场效应晶体管制备及电性能研究

3.1 引言

3.2 HfO2背栅MoS2场效应晶体管

3.3 HfTiO背栅MoS2场效应晶体管

3.4 本章小结

4. 高k介质包覆背栅MoS2场效应晶体管研究

4.1 引言

4.2 HfO2背栅薄层MoS2场效应晶体管

4.3 HfO2全包覆结构背栅薄层MoS2场效应晶体管

4.4 MoS2晶体管库伦杂质散射限制迁移率模型

4.5 本章小结

5. 热CVD法制备MoS2场效应晶体管工艺及特性研究

5.1 引言

5.2 MoS2薄膜制备

5.3 MoS2晶体管制备

5.4 MoS2晶体管电特性测量

5.5 本章小结

6. 总结与展望

6.1 工作总结与创新点

6.2 工作展望

致谢

参考文献

附录 攻读博士学位期间发表论文