双轨电流模静态功耗抑制技术

摘要

在典型的传统静态CMOS逻辑电路中，电路功耗随着工作频率的增加呈指数形式上升，这对获得高速低功耗设计是一大挑战。而研究表明，双轨电流模逻辑电路具有工作频带宽、速度快等特点，且电路功耗与工作频率无关，这使得电流模逻辑被广泛地应用在高频电路中。但由于电流模电路中存在独立的电流源，由此引起的较大的静态功耗严重限制了其应用范围。因此，降低双轨电流模逻辑电路的静态功耗对获得高频、低功耗设计具有深远意义。
　　本学位论文在研究传统CMOS电路功耗来源及其功耗抑制方法的基础上，结合电流模逻辑电路的结构特点，对电流模逻辑电路从电路优化、电路功控、近阈值电路设计等多方面入手，进行了功耗抑制的研究。本文大体分为以下几个部分：
　　1、以传统CMOS电路为例，介绍电路功耗的主要来源，并对相应的功耗减小技术进行了分析，为引出电流模电路做准备。
　　2、介绍双轨电流模逻辑电路的基本工作原理，从其结构特点分析了电路的功耗来源。并对电流模逻辑下的门电路设计进行了一定的介绍，以门电路为例，给出了电流模逻辑电路参数限制条件及电路优化方法。
　　3、将五种功控技术运用到电流模逻辑电路中，并对功控组合电路和时序电路进行了Hspice仿真，比较相同条件下各种功控实现方法之间的电路性能差异。根据得到的结果，对各实现方法的优缺点进行了分析，并将功控电路与对应的传统CMOS逻辑电路进行了功耗的对比。结果表明功控电流模电路的静态功耗得到显著优化。
　　4、以传统CMOS逻辑电路为例，在电流模逻辑电路中引入了近阈值技术。建立了近阈值条件下相应的器件模型，根据Hspice的电路仿真结果，分析了近阈值条件下电流模逻辑电路的最小工作电压，并在保证电路逻辑功能正确的前提下，对不同工作电压下电流模逻辑门电路进行了功耗测试。在此基础上，将近阈值技术运用到电流模逻辑组合、时序电路中，并进行了相应的版图绘制，根据抽取后的版图文件的后仿真结果，验证了近阈值条件下电流模逻辑电路功能的正确性，测试了相应的电路性能。结果表明近阈值电流模电路的功耗显著降低。

目录

封面

声明

中文摘要

英文摘要

目录

引言

1绪论

1.1高速低功耗集成电路的研究背景

1.2传统CMOS电路的功耗分析

1.3双轨电流模逻辑电路静态功耗抑制技术研究的重要性及论文的主要工作

2传统静态CMOS逻辑电路功耗减小技术

2.1传统CMOS静态功耗抑制技术

2.1传统CMOS动态功耗抑制技术

2.3传统静态CMOS逻辑电路功耗减小技术的应用

2.4本章小结

3双轨电流模逻辑电路

3.1双轨电流模逻辑电路简介

3.2双轨电流模逻辑反相器/缓冲器

3.3双轨电流模逻辑单元设计方法

3.4本章小结

4双轨电流模逻辑门电路的优化

4.1优化目标及其技术难点

4.2仿真方法

4.3电路限制和性能标准

4.4设计参数

4.5 MCML门电路优化过程

4.6本章小结

5双轨电流模逻辑功控电路

5.1控制上拉电阻网络法

5.2控制独立电流源法

5.3双高阈值管控制法

5.4本章小结

6近阈值高速MCML电路的研究

6.1近阈值高速电流模组合电路

6.2近阈值高速电流模时序电路

6.3十进制计数器的版图后仿真

6.4本章小结

7结论

参考文献

致谢