TD-LTE系统多用户下行共享信道实现关键技术研究

摘要

无线技术的快速发展对硬件平台的性能有了越来越高的要求，为支持多种无线标准，TI推出了基于KeyStone I架构的多核DSP TMS320C6670。除了四个频率高达1.2GHz的DSP处理芯片外，TMS320C6670还集成了多种硬件加速器，用于减轻DSP处理器的处理需求。本文研究了基于TMS320C6670多核DSP平台的TD-LTE下行链路典型物理信道的实现与测试。
　　论文主要研究了TD-LTE下行链路中的两个信道，下行共享信道 Physical Downlink Shared Channel，PDSCH)与广播信道(Physical Broadcast Channel，PBCH)。论文分析和研究了PDSCH和PBCH的传输原理，对处理流程进行子模块划分，对关键模块进行算法选型；运用Matlab搭建了链路级浮点仿真平台，将发端输出数据与第三方提供的标准数据进行对比，验证了发端处理流程的正确性。论文在高斯信道下进行了链路的性能仿真，验证了算法方案的可行性，也为基于DSP的定点实现提供了性能参考。
　　论文重点研究了基于TMS320C6670芯片的多用户PDSCH和PBCH的实现关键技术。论文研究了下行多用户数据的发送过程，包括基于位协处理器(Bit Coprocessor，BCP)的比特级数据处理、多天线处理及端口映射、基于傅里叶变换协处理器(Fast Fourier TransformationCoprocessor，FFTC)的快速傅里叶变换。
　　为实现峰值速率下的下行PDSCH多天线数据接收，论文分析并设计了四核联合的数据流水线处理过程，包括基于FFTC的分符号傅里叶变换、数据提取和分离、基于最小二乘和线性内插的信道估计、基于最小二乘的信道均衡、软解调、解扰、基于BCP的解速率匹配、利用Turbo译码协处理器(Turbo-Decoder Coprocessor，TCP3D)的译码以及CRC校验。
　　论文研究了PBCH的盲检过程。由于PBCH解析时，该子帧在40ms周期内的相对位置和天线端口数目未知，PBCH接收端需要多次盲检以获得接入系统所需的信息。因此，论文详细分析了盲检过程和复杂度，并进行了DSP的软件实现。
　　论文分析验证了实现方案资源分配的可行性；通过逐模块的数据比对和性能测试验证了模块实现的有效性和正确性；为充分测试系统性能，论文将链路与Matlab浮点仿真链路进行了误比特率性能对比，验证链路定点实现的性能。论文设计了下行链路联调方案，结合FPGA、射频板完成了下行链路的收发联调测试，测试平台经信道模拟器完成了性能和稳定性测试。

目录

封面

声明

中文摘要

英文摘要

目录

缩略词表

第一章 绪 论

1.1 LTE移动通信系统简介

1.2 TD-LTE物理层关键技术

1.3论文的结构与内容安排

第二章 TD-LTE系统多用户下行共享信道链路设计

2.1 TD-LTE下行物理层框架

2.2 TD-LTE下行共享信道处理模块

2.3 PDSCH信道性能仿真及分析

2.4本章小结

第三章 TD-LTE系统下行物理广播信道链路设计

3.1 TD-LTE小区搜索流程

3.2 TD-LTE下行PBCH处理模块

3.3 PBCH信道性能仿真及分析

3.4本章小结

第四章 基于TMS320C6670的下行链路发送端实现

4.1 TMS320C6670芯片概述

4.2 PDSCH发送端数据链路的DSP实现

4.3 PBCH发送端数据链路的DSP实现

4.4发送端数据处理链路复杂度分析

4.5本章小结

第五章 基于TMS320C6670的下行链路接收端实现

5.1 PDSCH接收端数据链路的DSP实现

5.2 PBCH接收端处理链路的DSP实现

5.3接收端数据链路复杂度

5.4本章小结

第六章 TD-LTE试验平台下行系统的联调与测试

6.1基于AMC-2C6670的试验平台硬件环境介绍

6.2下行链路联调方案

6.3 PDSCH收发链路性能测试

6.4本章小结

第七章 总结与展望

7.1主要工作及贡献

7.2下一步研究工作

致谢

参考文献

个人简历