2.5GSPS高分辨率数据采集系统硬件设计

摘要

当今信号特征正在不断地朝着高频高速、复杂多变的小信号领域发展，要对这类信号进行完整捕获并分析，就需要使用高速高精度的数据采集系统。高垂直分辨率由于能够帮助示波器采集到更真实、精确的波形，因此越来越多的技术公司开始着手研发高分辨率示波器，像力科、是德科技等国外公司已经推出了高速高分辨率示波器产品，而国内相关的技术研究都非常少。为此，本文基于某型号高分辨率示波器项目平台，对高速高分辨率数据采集系统进行了深入研究，并且设计了该项目四通道采集系统的硬件平台，其主要指标为：2.5GSPS实时采样率、125GSPS等效采样率、12比特垂直分辨率和每秒100万次触发。
　　本文研究的具体主要内容如下：
　　1、时钟设计：根据JESD204B协议设计了能满足ADC和FPGA工作需求的系统时钟。深入地分析了时钟抖动对本文高速高分辨率数据采集系统的影响，并给出了时钟抖动范围，研究了JESD204B系统时钟方案，并设计了时钟芯片的外围电路，验证了时钟的输出抖动满足要求。
　　2、ADC设计：通过电路设计保证了信号的低噪声采样，并根据校正要求实现了ADC增益的细调，根据ADC内部工作原理论述了测试模式等寄存器配置，实现了ADC测试、链路传输、交直流耦合等控制，结合供电要求分析了ADC电源设计方案。
　　3、高速串行数据流传输与接收设计：针对JESD204B内核对串行数据接收原理引出了链路数据建立和通道同步设计方法，设计了数据接收逻辑模块，实现了数据的正确接收。
　　4、波形数据采集模式设计：通过对数据抽点、求最值、做平均的方式分别实现了正常采集、峰值检测、高分辨率模式和平均模式；针对高频重复信号的采集设计了基于高精度时间测量电路的随机等效采样；借助外接存储器实现了波形连续采集并多段存储和读取的顺序采样。
　　经实际测试，本文设计的高速高分辨率数据采集系统的采样率、分辨率和触发速率等主要指标要求能够达到，并且部分指标高于设计要求。

目录

声明

第一章 绪论

1.1 研究工作的背景与意义

1.2 国内外研究现状

1.3 本文的主要创新与贡献

1.4 本论文的结构安排

第二章 采集系统总体方案设计

2.1 数据采集系统可行性分析

2.2 核心器件选型

2.3 数据采集系统架构方案对比分析

2.4 2.5GSPS高分辨率数据采集系统方案设计

2.5 本章小结

第三章 数据采集模块设计

3.1 低抖动采集系统时钟设计

3.2 ADC控制及外围电路设计

3.3 高速串行数据流传输与接收

3.4 本章小结

第四章 数据处理模块设计

4.1 常用数据采集模式设计

4.2 随机采样设计

4.3 顺序采样设计

4.4 波形数据传输设计

4.5 本章小结

第五章 系统调试优化与测试分析

5.1 系统调试中的问题及解决方案

5.2 系统性能指标验证

第六章 全文总结与展望

6.1 全文总结

6.2 后续工作展望

致谢

参考文献

附录

攻硕期间取得的研究成果