一种带有并行修复端口的冗余可修复存储器编译器设计

摘要

随着半导体制造工艺和集成电路设计能力的不断进步,系统级芯片(System-on-Chip,SoC)中使用的存储器数目日益增多,由于在同一个设计中需要各种大小不同或者结构不同的存储器,完全用全定制的方法设计这些存储器变得非常困难。存储器编译器就成为用来生成不同大小与功能的存储器的有效工具而被广泛使用。由于存在良品率的问题,带有冗余修复功能的存储器编译器成为芯片设计师的首选。
　　 本文论述了基于台积电(TSMC)90nm低功耗工艺丌发的带有并行修复端口的SRAM存储器编译器的设计方法。包括存储器编译器的标准制定、冗余策略的选择、子模块的设计与优化、版图的设计以及模型参数的提取方法。