晶边硅剥落致0.18微米系统级芯片低良率的研究

摘要

随着集成电路制造工艺的不断进步，系统级芯片得到快速发展。公司在导入0.18微米系统级芯片工艺的过程中，遇到的最大问题是晶圆八点钟方向良率偏低。针对这一问题论文开展了系统研究，找出了良率偏低产生原因并提出了解决问题的技术途径。
　　论文运用缺陷检测机台KLA和COMPASS对线上晶圆的大量扫描，在钴沉积前的预清洗站点发现了八点钟方向的缺陷分布图，该缺陷分布图和晶圆的低良率分布图完全吻合。采用缺陷分析机台光学和电子显微镜的分析后发现，扫描到的缺陷为小颗的尺寸在0.2微米左右的硅颗粒。通过进一步观测晶圆的晶边后发现，该小颗的硅颗粒都是从晶边的八点钟位置剥落的。研究结果发现，造成0.18微米系统级芯片良率下降的主要原因是晶边八点钟方向的硅剥落缺陷。
　　在对晶边的大量观测中发现晶边主要存在两个问题:冗余图形和晶背湿法刻蚀后形成的色差。为此论文提出两种失效模型分析硅剥落缺陷的产生原因:一是洗边不彻底造成晶边冗余图形，冗余图形在后续的工艺制程中形成缺陷剥落源;二是晶背湿法刻蚀造成晶边二氧化硅的损伤，使得后续的干法刻蚀由于没有二氧化硅作为阻挡层而造成晶边硅的刻蚀从而形成缺陷剥落源。经过洗边工艺以及晶背湿法刻蚀参数的优化等工艺研究，发现第二种失效模型是硅剥落缺陷产生的主要原因。
　　面对公司0.18微米系统级芯片的量产问题，论文首先提出了一种临时解决措施，即通过增加清洗工艺站点去除晶圆表面硅颗粒的方法，基本上去除了小颗硅颗粒缺陷，但并没有根本消除缺陷剥落源。
　　为彻底有效地解决晶边硅剥落的问题，论文提出跳过硅化物阻挡层(SAB)晶背湿法刻蚀的方法，消除了对晶边二氧化硅的损伤，在干法刻蚀氮化硅时由于二氧化硅作为阻挡层而无法刻蚀到晶边的硅。该方法从根本上改善了晶边的条件，彻底解决了晶边硅剥落的问题。
　　采用新工艺后，晶边硅剥落缺陷得到彻底改善，晶圆平均良率提高10％，彻底解决了0.18微米系统级芯片晶圆低良率的问题。

目录

摘要

第一章 课题相关背景介绍

1．1 课题背景

1．2 良率工程

1．3 课题的提出

1．4 论文的主要内容

第二章 课题相关工艺技术

2．1 缺陷的检测与分析

2．1．1 缺陷的检测

2．1．2 缺陷的分析

2．2 洗边工艺

2．3 晶背湿法刻蚀工艺

2．3．1 湿法刻蚀工艺

2．3．2 刻蚀工艺参数

2．3．3 晶背湿法刻蚀

第三章 0．18微米SOC晶边硅剥落的研究

3．1 概况描述

3．2 产生晶边硅剥落的工艺站点

3．3 推导晶边硅剥落的失效模型

3．4 小结

第四章 0．18微米SOC晶边硅剥落解决方法的研究

4．1 增加清洗站点改善晶边硅剥落

4．2 洗边工艺的优化研究

4．3 晶背湿法刻蚀的优化研究

4．4 小结

总结与展望

参考文献

致谢

声明